NVIDIA刚放出的这份45页Vera白皮书,数字部分是真硬:88个Olympus核心、10-wide乱序前端、每核2MB私有L2、164MB共享末级缓存,还有8个LPDDR5X接口拼出的1.2TB/s带宽。技术媒体Chips and Cheese拆完文档后给出的评价挺分裂:硬件设计是这几年少见的扎实活,但围着硬件讲的那套“x86道德剧”,漏洞不少。
硬件强不是嘴上说的,Phoronix今年5月拿到早期样机做了独立测试,在NVIDIA许可的测试范围内,Vera相对5GHz的EPYC 9575F几何平均领先10%,对Xeon 6980P是1.55倍,对自家上一代Grace是1.63倍。这个成绩已经是目前公开测试里表现最好的Arm服务器芯片,没什么好挑的。问题出在白皮书怎么讲这10%以外的故事。
白皮书把常规技术讲成了革命
价值预测、图预取器、感知机分支预测器,这三样NVIDIA讲得像自己首创,其实都是老熟人。Apple的核心里已经用了价值预测,AMD在Zen 1/2的浮点单元上也做过;Intel从2022年起就在用类似图预取思路的Data-Dependent Prefetcher,新出的Granite Rapids还带了Array of Pointers预取器,走的是同一条生产者-消费者逻辑。神经分支预测器更是2012年AMD Piledriver就上过的老技术,只是AMD从Zen 2起转向TAGE预测器,因为TAGE能把误预测率降低30%。Olympus的价值预测实现范围看着比AMD当年更接近Apple那种更广泛的实现,这算工程上的进步,但不构成“NVIDIA发明了这些技术”的叙事。
真正让人皱眉的是白皮书里几张图。SMT被画成x86“分时复用”、Vera“空间复用”的对比图,暗示传统SMT会浪费核心资源——但执行和访存这类阶段本来就是线程无关的,谁能喂饱就用谁,并不存在NVIDIA图里画的“资源闲置”。NUMA部分更明显:白皮书说x86大机器最多能暴露“32个NUMA节点”像个迷宫,却没提这是AMD调优指南里NPS4/NPS2/NPS1/NPS0外加“LLC as NUMA”这类可选配置里最极端的一档,不是x86用户躲不开的默认体验。SPEC里挑出的4个组件被包成“agentic benchmarks”,一张没标注坐标轴和测试条件的图被写成“1.8倍强化学习提升”。
- 风险.如果1.8倍这类数字没有独立提交的SPEC结果或公开测试条件佐证,读者最好当成厂商预测,而不是可复现的事实。
放回竞品格局里看,88核算什么水平
剥离掉“颠覆x86”的修辞,Vera单纯作为CPU放进现有格局里,数字其实很平实。
| 项目 | 核心数 | 内存 | SMT |
|---|---|---|---|
| NVIDIA Vera(Olympus) | 88核/176线程 | 8xLPDDR5X,1.2TB/s | 空间多线程,切换开销约1万周期 |
| AMD EPYC Turin | 最高128(Zen5)或192(Zen5c) | 12通道DDR5 | 传统SMT |
| Intel Xeon 6 Granite Rapids | 最高128 | 12通道DDR5,部分支持MCR DIMM | 传统SMT |
| AWS Graviton4 | 96(Neoverse V2) | 12通道DDR5-5600级 | 无SMT |
核心数上Vera不是最多,内存通道也不是最宽,LPDDR5X带宽高但容量和可替换性不如传统DIMM。它的差异化优势不在“核多”,而在每核更宽、缓存更大的单核设计,这也解释了Phoronix测出的那10%从哪来——是微架构宽度赢的,不是核海战术赢的。
为什么NVIDIA非要讲这套故事
这份白皮书里最该被追问的一句话是内核里没写出来的:Vera从来不是准备单挑EPYC或Xeon的独立CPU,它是Rubin平台里通过NVLink-C2C和GPU紧耦合的那一半。脱离GPU复合体单独评价Vera,本身就是个不完整的比较框架——而这恰好也是NVIDIA愿意把叙事火力全部对准x86、而不太谈自己和Graviton这类纯CPU路线区别的原因:把战场设定成“Arm颠覆x86”,比讲清楚“Vera到底靠什么赢”容易得多。
硬件足够硬,不需要靠贬低对手来证明自己。
古人讲“兵者,诡道也”,打仗可以虚实相生,但工程白皮书不是战场,读者要的是可复现的数字,不是叙事技巧。10%的真实优势已经足够体面,非要包装成2倍级别的“颠覆”,反而让人开始怀疑那些没标注来源的图表还有多少水分。图计算这类不规则内存访问负载下Vera表现如何,目前还没有成熟的独立测试,这才是接下来真正值得盯的变量,而不是白皮书里那些自己给自己打的分。