韩国边缘 AI 芯片初创公司 DeepX 宣布其第二代 AI 加速器 DX-M2 完成流片，采用三星 2nm GAA 工艺，算力达 80 TOPS，号称能在 低于 5W 功耗 下以 10 至 30 tokens/s 的速度运行高达 100B（千亿）参数的大模型，并通过集成三星定制的 LPDDR5x-PIM（存内计算）技术在模拟器上跑出了 6.7 倍性能提升。单看账面数字，这几乎是机器人、无人机和 AI PC 梦寐以求的终极解药；但如果把官网规格表、内存容量算术和行业实测数据放在一起交叉核验，就会发现这组惊艳的指标背后，藏着边缘 AI 芯片行业最常见的功耗口径与参数障眼法。
要看清 DX-M2 的真实位置，首先得搞明白它比上一代和现有竞品强在哪、又受制于什么。相比目前正处于量产阶段、拿下超 100 个订单并进入现代汽车集团机器人实验室的第一代视觉芯片 DX-M1，DX-M2 的内存带宽从 50 GB/s 翻了三倍达到 150 GB/s（标称 153.6 GB/s），转向生成式 AI。DeepX 试图用它直接挑战英伟达的边缘计算平台，甚至推出了包含 17 个兼容库的 Newton 软件栈，号称客户只需把调用 Nvidia Isaac 的 API 名字改成 Newton，就能在一秒内完成切换，并换来 20 倍的电池续航提升。不过，DX-M2 预计要到 2027 年 3 月送样、2027 年秋季才能量产，在未来一年半的时间窗口里，苦于散热和续航的具身智能厂商依然拿不到量产芯片。
5W 功耗与千亿参数背后的内存硬账本
端侧跑大模型最核心的物理限制，从来不是峰值算力，而是内存容量与数据搬运功耗。DeepX 将 5W 功耗运行 20B 至 100B 参数模型作为核心卖点，但翻看其官方产品规格就会发现，5W 仅仅是 DX-M2 这颗 SoC 裸片本身的功耗，并不包含运行大模型必需的大容量 DRAM 和宿主系统。
| 硬件型号 / 方案 | 内存配置与带宽 | 功耗口径与实测数值 | 大模型推理表现 |
|---|---|---|---|
| DeepX DX-M2 标准版 | 最高 96GB 外部 LPDDR5X (153.6 GB/s) | 仅 SoC 裸片 5W（CES 含内存模组约 10W） | 20B-100B MoE 达 10-30 tokens/s（预期） |
| DeepX DX-M2M Pro | 最高 48GB 封装内内存 (153.6 GB/s) | 8.5W（4.5W SoC + 4W DRAM，不含宿主） | 无法完整装下 100B 4-bit 权重 |
| Nvidia Orin Nano Super | 8GB 共享内存 | 整机 DC 输入实测 13.50W | Llama 3.1 8B 达 19.1 tokens/s（官方） |
| 树莓派 5 + Hailo-10H | 板载独立内存 | 整机 DC 输入实测 6.56W | Qwen2-VL-2B 达 16.31 tokens/s |
一旦把内存算进账本，功耗数字就会迅速膨胀。DeepX 暂定的封装版本中，支持最高 24GB 内存的 DX-M2M 功耗为 5W（3W SoC 加 2W DRAM），而支持最高 48GB 内存的 DX-M2M Pro 功耗已经升至 8.5W（4.5W SoC 加 4W DRAM），其在 CES 展出的含内存模组包络则直接来到了 10W 左右。
端侧大模型的电老虎不在计算单元，而在喂饱算力的内存搬运。
更关键的限制在于 100B 参数的容量算术。DX-M2 之所以敢宣称在端侧跑 100B 模型，是因为它针对的是混合专家模型（MoE），每次推理实际激活的参数量只有 3B 到 20B。激活参数少确实能大幅降低计算量，但所有未激活的专家权重依然必须老老实实驻留在内存里。哪怕按极致的 4-bit 量化来算，每 10B 参数的权重也需要约 5GB 内存，一个 100B 模型至少需要 50GB 以上的内存空间。
这意味着，连最高配 48GB 封装内内存的 DX-M2M Pro 都装不下 100B 模型，客户必须选用支持外挂 96GB 外部内存 的 DX-M2 标准版。对于对重量、体积和 BOM 成本极度敏感的无人机或人形机器人来说，在主板上外挂 96GB LPDDR5X 内存不仅采购成本高昂，其静态与动态访存功耗也早已脱离了 5W 的范畴。此外，独立研究在英伟达 Orin Nano 8GB（15W 模式）上的测试已经证明，激活参数 1.3B、总参数 6.9B 的 OLMoE 模型实际运行速度为 22.9 tokens/s，反而慢于 1B 稠密模型 Llama 3.2 的 33.4 tokens/s——MoE 模型的路由开销在端侧同样不可忽视，低激活参数并不能自动兑换成高推理速度。
- 提醒.评估边缘 AI 芯片时，脱离 DRAM 容量与宿主主板谈 SoC 裸片功耗毫无意义，总参数量决定了硬件 BOM 成本的绝对下限。
存内计算提速 6.7 倍的代价与编译器难关
为了打破大模型解码阶段最致命的“内存墙”，DeepX 选择与三星深度绑定。大语言模型生成文本时，主要受限于通用矩阵向量乘法（GEMV），计算单元必须频繁从内存里随机读取权重，大部分时间和电量都浪费在数据搬运路上。在 JEDEC 组织将 PIM（存内计算）正式写入下一代 LPDDR6 标准之前，DeepX 提前一年半与三星合作，在 DX-M2 上集成了三星定制的 LPDDR5x-PIM 内存，把 GEMV 运算直接卸载到内存芯片内部去完成。
DeepX 给出的数据极具视觉冲击力：在运行 Llama 3.1-8B 模型时，将 GEMV 卸载到 LPDDR5x-PIM 后，每秒生成的 token 数达到了单靠 DX-M2 运行时的 6.7 倍。但深入拆解这一技术路径，有三个关键变量决定了它能否在真实产品中兑现。
第一个变量是功耗暴涨与真实能效比。DeepX 创始人兼 CEO Lokwon Kim 坦言，额外的算力并非免费午餐，换取 6.7 倍性能提升的代价是总体功耗增加到原来的 2.7 倍；如果严格限制在非 PIM 模式的同等功耗包络下，性能提升幅度则会回落到 2 倍。如果按 6.7 倍性能除以 2.7 倍功耗来粗略折算，开启 PIM 后的单 token 能效比（Tokens/Joule）大约提升了 2.48 倍。
这引出了一个更本质的工程问题：低功耗 NPU 芯片在全系统能效上真的能碾压 GPU 吗？在一项针对完整系统直流（DC）输入功耗的独立实测中，树莓派 5 搭配 Hailo-10H 加速卡运行 Qwen2-VL-2B-Instruct 时，整机功耗确实只有 6.56W（解码速度 16.31 tokens/s），折算单 token 能耗为 0.676 焦耳；而英伟达 Jetson Orin Nano Super 8GB 整机功耗虽然高达 13.50W（解码速度 24.88 tokens/s），但由于算得更快、更快结束任务，其单 token 能耗为 0.717 焦耳。两者的每焦耳产出率在统计学上并无显著差异。对电池供电的机器人而言，决定续航的不仅是瞬时功率是 5W 还是 15W，更是完成一次复杂推理任务总共消耗了多少焦耳的电量。
第二个变量是模拟器与真实硅片之间的鸿沟。DeepX 目前拿到的 6.7 倍加速比，完全基于早期原型编译器在模拟器上的推算，且未披露具体的上下文长度与量化精度。相比之下，作为这款内存的缔造者，三星自家在 Hot Chips 2026 大会上展示过 16GB LPDDR5X-PIM 边缘 AI 加速器的真实硬件实测数据：同样是运行 Llama 3.1-8B（320-token 上下文，INT4 权重/INT8 激活），吞吐量是从 27.0 提升至 81.3 tokens/s，实际加速比为 3.01 倍。模拟器上的 6.7 倍在明年回片后能保留多少，还要打一个问号。
第三个变量则是软件编译器的成熟度。要把计算任务精准拆分，让一部分留在 NPU、另一部分塞进内存芯片内部执行，对底层编译器的调度能力要求极高。Lokwon Kim 承认，目前支持 PIM 运行模式还需要在编译器里投入“大量人工干预”，由于用于物理环境测试的硬件模组还在制作中，编译器尚未最终完工。
三星的影子同盟与机器人厂商的迁徙算盘
如果跳出单颗芯片的参数博弈，DeepX 这场激进的技术冲锋背后，站着一个深度绑定的全能盟友——三星。早在 2025 年 8 月 20 日，DeepX 就携手设计伙伴 Gaonchips 与三星晶圆代工签署了 2nm GAA 工艺协议；在内存端，它是三星定制 LPDDR5x-PIM 的核心试验田，帮三星在 LPDDR6-PIM 标准落地前提前跑通端侧生态；在商业落地上，三星又是 DeepX 的直接客户，双方正在合作开发下一代智能家居中枢（Smart Hub）。这种从先进制程代工、定制存内计算到终端产品的三位一体绑定，才是这家初创公司敢于在 2028 年规划基于 Chiplet（芯粒）和 LPDDR6-PIM、目标算力高达 1 ePOPS（INT8）的第三代芯片 DX-M3 的底气所在。
为了在英伟达统治的边缘计算市场撕开缺口，DeepX 采取了极其务实的合纵连横策略。在 PC 与工业边缘端，它与英特尔合作将自身 SDK 集成进 OpenVINO，帮没有 NPU 的旧款 x86 处理器或酷睿 Ultra 分担 AI 负载；同时与 AMD 探讨将加速卡与 AMD Kria 开发板结合，甚至兼容树莓派和百度飞桨生态。而在目前最火热的具身智能赛道，随着日本今年超过中国成为人形机器人评估最活跃的市场（已有超 10 家日本头部企业正在测试其芯片），DeepX 把宝押在了“无缝替换英伟达”的叙事上。
- 建议.正在用 Nvidia Thor 或 Jetson 做原型的机器人团队，现阶段可将搭载第一代 DX-M1 的模块作为视觉等固定子系统的降本增效验证，但切勿将 2027 年底前的大模型主控量产计划押注在尚未回片的 DX-M2 上。
对于渴望摆脱 GPU 高功耗与高成本的机器人工程师来说，“改一行 API 名字就能从 Isaac 切到 Newton”听起来极具诱惑力。但工程常识决定了，第一代 DX-M1 上跑通的 17 个视觉与传统机器人兼容库，与第二代 DX-M2 上需要“大量人工干预”的 PIM 大模型异构编译完全是两码事。真正的行业分水岭不在今天的流片公告，而在 2027 年 3 月 DX-M2 工程样片回片的那一刻：届时无需人工调优的自动化编译器能否跑通、挂上 48GB 乃至 96GB 内存后的整板直流输入功耗究竟是多少瓦，才是检验这颗 2nm 芯片成色的唯一标准。