加州大学圣塔芭芭拉分校（UCSB）的一个团队用18块FPGA拼出了一台包含100万个概率比特（p-bit）的计算机，论文6月24日挂上了arXiv预印本平台。这是概率计算这条技术路线头一次把规模做到百万级，也是它第一次真正跨出单颗芯片的边界。真正被验证的是“能造多大”——至于这类机器能不能比现有的CPU、GPU或专用优化芯片解决更难的问题、算得更快更省电，这篇论文还没给出答案。
100万个“会抖动的比特”，是怎么拼出来的
p-bit不是一种新的物理器件。普通比特非0即1，量子比特（qubit）能处于0和1的叠加态，而p-bit介于两者之间：它按一个可调节的概率，在0和1之间来回翻转。单独一个抖动的比特毫无用处，但一大群相互关联的p-bit协同工作时，就能拿来解一整类基于概率而非确定数值的问题，比如组合优化、路径规划。
这台机器里没有物理意义上新造出来的100万个器件——p-bit是靠FPGA数字化模拟出来的翻转行为，18块可重编程芯片各自跑一部分，再通过线路把相关的随机波动同步起来。
概率计算机的规模一直走得不快。2019年那篇奠基性的《自然》论文里，团队做出的原型只有8个p-bit；到2023年，规模做到了7200个，但仍局限在单颗芯片内。把多块芯片的p-bit连成一个整体，比连接普通GPU或CPU难得多——机器靠的是相关波动的同步，而不是简单的数据传输，这也是过去几年这条路线一直没能做大的原因。
拼的是可编程性，不是跟量子计算比性能
概率计算机的定位一直很明确：它不跟量子计算机抢“算得多快”，而是跟另一类专用硬件——QUBO设备、Ising机——抢“好不好用”。那些机器通常是为特定问题硬接线做出来的，换一个问题往往就得换一台机器；概率计算机是可编程的通用架构，理论上能覆盖一整类随机与组合优化问题。相比量子计算机需要接近绝对零度的低温环境和复杂的纠错电路，p-bit在常温下用现成的FPGA就能跑，硬件门槛低得多。
这篇论文目前仍是arXiv预印本，没有经过同行评审。100万这个数字说明的是工程上能把多块芯片的相关波动同步起来做到多大，跨芯片同步本身带来的误差和延迟，可能正是下一步继续扩容要跨过的门槛，而不是这台机器解题解得多快、多省电。
规模纪录不是性能纪录，能造多大和能算多快是两件事。
- 风险.论文未经同行评审，扩容纪录不等同于速度、能效或解题质量领先，跨芯片同步误差可能限制机器进一步做大。
做组合优化算法的研究者，值得盯住后续是否有基准测试数据跑出来——这决定了这条路线能不能落到具体问题上。评估量子计算、Ising机等路线的企业采购方和技术决策者，眼下不宜据此替换现有的CPU、GPU方案，更不该押注某个专用硬件量产计划：100万这个数字目前只证明了一件事，概率计算机能被造大，还没证明它值得被造大。