一家成立刚满 4 个月的初创公司，凭什么拿下 40 亿美元 的投后估值？
2026 年 1 月 26 日，由 AlphaChip 核心主创 Anna Goldie 与 Azalia Mirhoseini 创办的芯片设计初创公司 Ricursive Intelligence 宣布完成 3 亿美元 A 轮融资，由 Lightspeed Venture Partners 领投，NVIDIA 旗下 NVentures、DST Global、Felicis 与 Sequoia Capital 等机构参投。连同约 3500 万美元种子轮，其累计融资已达 3.35 亿美元。两位创始人宣布将于 10 月的 TechCrunch Disrupt 2026 发表演讲，主题直指核心叙事：当 AI 开始自行设计硬件，芯片研发周期将从传统的 2 至 3 年压缩至数周，形成软硬件互相迭代的演进循环。
资本市场给出的高估值，建立在一种强烈的技术想象上：如果写代码可以被大模型接管，那么画芯片版图为何不能如法炮制？但在半导体行业，把单点算法突破当成全流程交付，往往会低估物理世界的坚硬程度。
AlphaChip 的真实边界：6 小时到底完成了什么
要看清 Ricursive 的成色，必须先剥离附着在 AlphaChip 身上的光环。
Goldie 与 Mirhoseini 此前在 Google DeepMind 共同主导了 AlphaChip，并在 2021 年 6 月将成果发表于《Nature》。当时最震撼业界的结论，是强化学习能在 6 小时以内 完成人工团队耗时数周乃至数月的宏单元布局（Floorplanning）。这项技术已先后应用在 Google TPU v5e、TPU v5p 及 Trillium 芯片上。在单个 TPU 模块实例中，AlphaChip 实现的线长为 55.42 米，相比人工基准的 57.07 米减少约 2.9%；各代芯片总线长平均降幅则在 3.2%、4.5% 和 6.2% 之间，放置的模块数量从早期的约 10 个逐步扩展到 15 个与 25 个。
许多人由此产生了一个误解，以为 AI 已经能够 6 小时造出一颗大芯片。事实并非如此。宏单元布局只是芯片物理设计早期的一个特定切片。在 AlphaChip 摆好那几十个关键宏单元之后，后端的标准单元放置、时钟树综合、布线以及极其严苛的时序签核（Signoff），依然完全依赖传统商业 EDA 工具链。
更何况这项技术在学术界并非没有争议。针对算法在通用基准下能否稳定战胜成熟 EDA 工具的质疑，Nature 页面在 2024 年还专门更新了补充说明与附录。AlphaChip 证明了强化学习在大规模图结构搜索中的效率，但它从未证明过 AI 能独立把一颗芯片送进晶圆厂。
拼图游戏：从顶会论文到数周造芯的鸿沟
Ricursive 提出的愿景极为激进：跨越传统的无晶圆厂（Fabless）形态，推行所谓的无设计流程（Designless），试图将涵盖架构、验证到物理实现的全流程压缩至数周。
仔细审视两位创始人过往的研究脉络，会发现这是一场环环相扣的技术长征。在离开 Google 前后，她们持续延展着算法对硬件设计环节的渗透：
- 在 DAC 2023，团队提出强化学习时钟与数据并发优化方案（RL-CCD），开始介入时钟树与数据通路的联合调优。
- 在 DAC 2025，团队发布可微统计静态时序分析工具 INSTA，在拥有 1500 万引脚的设计上实现了 低于 0.1 秒 的超高速时序分析，且结果与工业级 Signoff 工具保持高度相关。
- 在 ASP-DAC 2026，她们进一步推出可微全局布局工具 C3PO，相比商业基准将布线后线长和翻转功耗分别降低最高 16.7% 和 19.6%。
从单纯的强化学习布局，到兼顾时序分析与功耗协同，技术拼图正在一片片补齐。但这依然属于离散的算法攻坚。一颗现代先进制程芯片包含数十亿乃至上百亿个晶体管，将学术模型拼接成工业级闭环，难度呈指数级跃升。
零容错深渊与封锁的数据孤岛
软件开发崇尚快速迭代，写错一行代码可以线上热修复；芯片制造则是典型的冷酷物理世界，一次掩模制作与试产动辄耗资千万美元，任何一处未被发现的时序违规或电压降缺陷，都会让整批硅片沦为废铁。
横亘在 Ricursive 面前的有三座极难翻越的大山：
第一是验证的状态空间爆炸。在芯片设计周期中，通常有超过一半的人力和时间消耗在功能验证与仿真上。工程师必须穷尽各种异常边界，确保逻辑万无一失。当前大语言模型常见的幻觉与不确定性，在硬件工程界是绝对不可接受的毒药。
第二是物理指标的代理偏差。优化线长、预测时序并不等于可制造性。红外压降（IR Drop）、电迁移、局部发热、信号串扰等深层次物理效应，无法单纯通过几何层面的机器学习算法完全规避。
算法给出的漂亮版图，只要晶圆厂的物理规则检查亮起红灯，就毫无商业意义。
第三是专有数据的绝对封锁。训练高水平 AI 需要海量高质量的工程数据，但现实中代工厂的工艺设计套件（PDK）受到极严格的保密协议约束，芯片巨头各自积累的设计日志和流片数据更是核心资产。
即使是身为投资方的英伟达，在其内部工程模型 ChipNeMo 上的探索也十分务实。ChipNeMo 基于 70B 开源模型二次预训练，用于帮内部工程师生成测试脚本、排查 Bug 和检索知识库。虽然它成功将一项原本需要 8 名工程师耗时 10 个月完成的任务压缩至隔夜运行，但英伟达依然明确表示：距离完全自主的芯片设计，前路漫长。
- 风险.如果初创公司无法拿到真实先进制程的闭环工艺数据，算法泛化能力就会被锁死在公开基准集的象牙塔内。
传统 EDA 双雄 Synopsys 与 Cadence 正在稳步构筑防御工事，分别推出了 DSO.ai 与 Cerebrus 等工具。巨头的策略极其明确：不急于推翻整套体系，而是把 AI 深度嵌入到自己掌控数十年的确定性签核流程中。
芯片工业从不相信神话，它只承认最终流片出来的良率。Ricursive 拿到了顶级的资本起步筹码，但要证明自己不是一家昂贵的外包设计服务商，两位创始人必须跨出算法的温室，在严苛的硅片产线上交出第一张真正能用的实物答卷。
- 建议.评估 AI 芯片设计工具时，不要看其宣称的设计耗时缩短了多少倍，优先观察其签核报告是否被一线代工厂的先进制程工艺库无缝认可。